Cохранение результатов с быстрого АЦП в буферную память

[Gnider]

Все-таки приколюсь!
Тактировал АЦП 64 мипса (со счетчиком адреса) и SRAM W24512-10 с помощью ATTiny25, а потом спокойно (16 МГц) обрабатывал данные. И ничего работает сбор данных!

Предложи автору свою схему. Вопрос в том в чес заключается обработка.
Можно суммировать а можно фильтр 256 порядка делать.

[kison]

Если АЦП 100млн. выборок то для считывания с нег потребуется минимум 200.

100 и потребуется. Откуда 200?

Как на МАКС завести клок 200?

Там 284МГц максимум. Но повторюсь - 100 достаточно.

Такой поток я даже не знаю куда направлять. Наверняка потребуется усреднение и тд... А это ФИФО,буферы и рост частоты.

В ОЗУ 16 бит. 50*10^6*16 = 800Мбит.
Ресурсов же в epm240 за глаза для данной задачи. 20 разрядного счетчика адреса достаточно, плюс небольшой узел формирования сигналов записи/чтения для ОЗУ и преобразования двух 8-ми битных выборок в одну 16 битную + какую то логику для считывания из памяти. В epm240 таких схем две-три влезет.

[Gnider]

100 и потребуется. Откуда 200?

Если получится на 100 - очень хорошо. Обычно лучше иметь запас в плюс.

Там 284МГц максимум. Но повторюсь - 100 достаточно.

Я тоже повторюсь в незнаю уже какой раз. Как завести 100мгц на МАКС2? С возможностью если что повысить частоту.

В ОЗУ 16 бит. 50*10^6*16 = 800Мбит.
Ресурсов же в epm240 за глаза для данной задачи. 20 разрядного счетчика адреса достаточно, плюс небольшой узел формирования сигналов записи/чтения для ОЗУ и преобразования двух 8-ми битных выборок в одну 16 битную + какую то логику для считывания из памяти. В epm240 таких схем две-три влезет.

Ну я предлагаю проверить на практике.Раз автор молчит возьмем АЦП скажем AD9461 и память IS61WV25616 и проверим чей вариант лучше.

[ForcePoint]

имеется быстрое АЦП (100 мегавыборок в секунду, выход в параллельном коде),

А что именно за модель? Если, скажем, там interleave есть на выходе, то приведённый на 2-3 страницах выкладки по скорости ПЛИСки - можно уменьшить вдвое. Правда - за счёт аппаратуры.
Опять-же - от конкретного типа АЦП зависит и схема. Может там не КМОП-уровни на выходе, а какой-нть LVDS, LVPECL или вообще ECL?

[ForcePoint]

Какой-то странный подход. ..... МАХ2 тоже помоему уже лет 5 как на рынке. И все это в современное быстрое устр-во.

А ничего новее MAX2 в классе CPLD у Alter'ы пока не появлялось.

[Gnider]

А ничего новее MAX2 в классе CPLD у Alter'ы пока не появлялось.

Так и не появится. CPLD тупиковая ветвь. На современные техпроцессы FPGA лучше ложится.

[kison]

Так и не появится. CPLD тупиковая ветвь. На современные техпроцессы FPGA лучше ложится.

MAXII и есть FPGA - там точно такая же структура. И именно LE, а не macrocell. Да и LE этих может быть вполне немало. Почему не назвали FPGA мне непонятно.

[Gnider]

MAXII и есть FPGA - там точно такая же структура. И именно LE, а не macrocell. Да и LE этих может быть вполне немало. Почему не назвали FPGA мне непонятно.

Потому что Xilinx первой ввела понятие FPGA и Altera долго избегала этого термина. Вообщем не вижу смысла тут использовать Макс2

[kison]

Вообщем не вижу смысла тут использовать Макс2

Обоснуйте.

[Gnider]

Обоснуйте.

Любая современная дешевая ФПГА уделывает его в разы.