Как записать и воспроизвести последовательность импульсов?

ВитГо · 17.09.2012, 16:34

Сообщение от ut1wpr

Если планируете что-либо делать на триггерных элементах - делайте все построения с применением энейблов

о! еще одно новое слово - энейблов - что то от английского enable ?

Сообщение от ut1wpr

Все должно стробироваться входными сигналами. Иначе у вас все поразбегается кто куда, и потом никакой логикой не соберете. Все триггерные элементы должны быть в привязке к одному фронту.

это я уже понял (я уже неделю по всякому пишу) - поэтому и задрал частоту ПЛИС до 150 мгц - чтобы привязываться к этим тактам (по счету импульсов)

Сообщение от ut1wpr

У вас опыт работы с триггерной логикой в ПЛИСах имеется?

нет такого у меня... я про плис читаю\разбираюсь дней 5-6..

что такое триггер и логика (И, ИЛИ, И-НЕ, НЕ) - представляю (в отрочестве собирал спектрум - во время запуска (сразу не заработал) - много по схеме разбирался, поэтому микросхемы логики меня не пугали там.. но там частота кварца была 14 мгц - так что задержками просто пренебрегали)

Alecsej · 17.09.2012, 16:40

Цитата:

получается что быстрее записать номер следующего состояния чем инкрементировать номер следующей фазы ?

p.s. Вы гений.. но как все просто и рядом лежало !! а я тут инкремент замучал уже !

Сравнивается значение счетчика с предыдущего такта. Это надо просто учитывать.

MisterDi · 17.09.2012, 17:41

Цитата:

мой проект это цифровой осцилограф.
АЦП AD9057, частота захвата до 80 мгц
ПЛИС EPM240T100C5 (заказал себе отладочную плату с ней, еще не пришла), на плате кварц на 50 мгц, но в реальном проекте хочу применить кварцевый генератор на 150 мгц (нашел где продаются такие кварцы)

Все уже сделано

у меня уже есть готовій проект 2-х канального прибора под эту конфигурацию, правда ПЛИС в 144-выводном корпусе. Частота проекта 113МГц. Платы изготовлены и одна запаяна. Дальше не пошел, т.к. занялся автономным осциллом на Циклоне (впрочем об этом проекте не здесь ). Если интересно, исходники в аттаче, посмотрите.

Цитата:

мне написали что для синхронизации сигналов нужно применять "констрейны" - но что это такое никто объяснить не может

"констрейны" - это требования к компилятору и трассировщику по соблюдению временных характеристик для разных цепей. Задаются либо в тексте либо в отдельном файле. В Квартусе для этого служит инструмент Assignment Editor

Цитата:

о! еще одно новое слово - энейблов - что то от английского enable ?

В ПЛИС переключение триггеров сильно желательно делать синхронно, поэтому чаще всего используют вход для разрешения счета(enable), это позволяет существенно повысить быстродействие, но схемотехника становится немного непривычной, нужно перестраиваться.

tszv · 17.09.2012, 19:58

Спасибо всем за участие.
Моя задача не такая обьемная как цифровой осциллограф.
Задачу можно упрощенно представить как ШИМ-генератор нескольких импульсов с постоянными скважностью и частотой (на сегодняшний день
2-4 импульса скв.20% частота 150-350 кгц) после которых -регулируемая пауза до 100мкс (причем частота и скважность будут различаться у каждого изделия).
На выходе схемы присутствуют сигналы начала/окончания генерации которыми хотелось бы запустить процесс записи моих импульсов в пзу
для последующего воспроизведения .
То есть мне хотелось бы иметь в составе изделия такие блоки :
1.Блок синхронизации
2. Записи-воспроизведения(память с обвязкой)
3.формирователь регулируемой паузы( одновибратор)
Вероятно мне сейчас будет достаточно тактовой частоты 25мгц
и какого нибудь одноразрядного пзу?

ВитГо · 17.09.2012, 20:32

Опс.. у вас сигналы CLK_A и CLK_B которые управляют выдачей результата преобразования AD9057 получаются 2х кратной инверсией сигнала CLK которым тактируется ПЛИС

вопрос первый:
1. пропуская сигналы CLK_A и CLK_B через двойную инверсию - мы организуем его задержку относительно CLK
2. частота CLK=113 МГЦ ? а как же ограничение в 80 мгц для AD9057 ? или она до 120 мгц гонится?

p.s. пока смотрю схему.. у вас еще 16ти битный LA ? я так понимаю что работает либо осциллограф либо LA и запись в память вы тоже делаете поочереди чтобы успевать в 8 нс ?
(исходники еще не смотрел, в схеме разбираюсь)

jump · 17.09.2012, 20:37

Сообщение от tszv

Вероятно мне сейчас будет достаточно тактовой частоты 25мгц
и какого нибудь одноразрядного пзу?

не ПЗУ, а ОЗУ на несколько (десятков?) килослов - хранить состояния счетчика переходов, ПЛИС+МК (МК для управления, записи конфигурации ПЛИС, настройки, связи с ПК). в прошивку ПЛИС можно вставить ваши данные (часть ОЗУ станет эмулятором ПЗУ)

omercury · 17.09.2012, 20:47

Сообщение от tszv

Вероятно мне сейчас будет достаточно тактовой частоты 25мгц
и какого нибудь одноразрядного пзу?

Слишком мееедддлллеееннннноооо.

Сообщение от ВитГо

вопрос первый:
1. пропуская сигналы CLK_A и CLK_B через двойную инверсию - мы организуем его задержку относительно CLK

Расплата за метастабильность.
внешние сигналы, не привязанные к такту внутри кристалла и идущие на синхронные части схемы, обязательно нужно пропускать через два последовательных триггера...
http://forum.ixbt.com/topic.cgi?id=48:9544-32#988
Ух, ё!...
Это ж на схеме, а не в ПЛИС...
Да просто буферизация.

MisterDi · 17.09.2012, 21:14

Цитата:

вопрос первый:
1. пропуская сигналы CLK_A и CLK_B через двойную инверсию - мы организуем его задержку относительно CLK

Нет, инверторы служат для усиления сигнала тактового генератора/уменьшение нагрузки, ПЛИС также тактируется от собственного сигнала CLK_C

Цитата:

2. частота CLK=113 МГЦ ? а как же ограничение в 80 мгц для AD9057 ? или она до 120 мгц гонится?

113 МГц - это максимальная рабочая частота проекта, то что выдал компилятор. Сама схема тактируется 100МГц

Цитата:

у вас еще 16ти битный LA ? я так понимаю что работает либо осциллограф либо LA и запись в память вы тоже делаете поочереди чтобы успевать в 8 нс?

16-битная наружная шина была сделана с прицелом на использование с анализатором, но развития не получила. Запись в память идет параллельно, это дает возможность снизить требования к дизайну по скорости. 8нс длительность записи получается, если длина "0" - 5нС "1"-3нС, т.к. у нас нет источника с такими параметрами, пришлось сделать цикл 10нС. Кстати и заменил AD9057 на AD9283 - правда пришлось немного переделывать питание. Но в результате - честные 100МГц

ВитГо · 17.09.2012, 21:22

Сообщение от MisterDi

Запись в память идет параллельно, это дает возможность снизить требования к дизайну по скорости. 8нс длительность записи получается, если длина "0" - 5нС "1"-3нС, т.к. у нас нет источника с такими параметрами, пришлось сделать цикл 10нС.

параллельно - в смысле в обе микросхемы сразу ? (судя по схеме сигнал на запись WR один на обе микросхемы)
то есть вы также собираете 32 бита (4 байта (по 2 с каждого канала) - и потом разом их записываете ?

MisterDi · 17.09.2012, 21:26

Да, именно так. Я смотрю, что это немного в стороне от основного вопроса, может продолжим обсуждение тут https://kazus.run/forums/showthread.php?t=34251