Интерфейс LCD на AIP31621

[eleks]

Пытаюсь использовать LCD с контроллером AIP31521 и что-то не могу понять как его прикрутить к PIC-у. Интерфейс синхронный и вроде бы смахивает на SPI. По крайней мере, если работать только на передачу. Однако длина пакета не стандартная -13 бит для данных (первые три код операции, далее адрес 6 бит и затем данные 4 бит) и 12 бит для команд (первые три код операции и затем 9 бит команда).

[mike-y-k]

Все смешалось в доме, но 5 и 6 - разные цифры (AIP31621)
Не совсем SPI или совсем не SPI Да и про длину пакетов нигде у SPI не написано
Раздельные каналы данных заменили на раздельные каналы синхронизации
и про IRQ еще помнить надо

В документе все нормально расписано.
Стоит подумать об организации аппаратной части интерфейса для одного таймера двух портов упрвления и порта данных. Запись и чтение в одной команде как-то намекают на удобство такого подхода

[eleks]

Да и про длину пакетов нигде у SPI не написано

Листаю документацию на SPI, а там везде байт показан и пока не вижу механизмов это изменить.
Проще, наверное, специальную процедуру написать. Чтобы одним пакетом данных длиной в 14 (или 16) байт полностью обновлять информацию на экранчике.

Стоит подумать об организации аппаратной части интерфейса для одного таймера двух портов упрвления и порта данных. Запись и чтение в одной команде как-то намекают на удобство такого подхода

У меня в распоряжении есть подходящее прерывание, которое тикает каждые 25 мкс. Попробую через него.

[mike-y-k]

1. Здесь нет байт, есть только биты.
2. Это не SPI.
3. Любой вывод с нужной тактовой частотой
4. Этот выход должен переключаться с импульсов к AIP на RD или WR, что проще всего сделать на наборе 2И-НЕ. Там и СS, и RD/WR получится. Смотрите на схемотехнику однобитных (де)мультиплексоров и реализацию булевой алгебры.

Работал с похожими чипами (не только дисплеи).
Непонятно с начала, потом в лоб код громоздкий и много ног, потом внешняя логика решает организацию более логичного интерфейса, появляются подпрограммы и функции, дальше просто подключается библиотека и пишется основной код…

[eleks]

Непонятно с начала…

Спасибо за участие!
Буду разбираться.

[mike-y-k]

eleks, так сразу продумайте промежуток из простой логики для организации более логичного интерфейса.
От МК CS, RD/WR, CLK, DATA (I/O)
На AIP CS, RD, WR, DATA
CS от МК использовать в логике и как сигнал разрешения для выходов на AIP.
Если сам AIP сможет выдавать нужный CLK (INT), то использовать его.
Но тут смотреть на необходимость инициализации при включении питания.

Интерфейс больше заточен на индикатор к жесткой логике на PLD/FPGA.

[eleks]

Думаю делать интерфейс полностью программным. Чтения не будет вообще. Только запись данных и команд. Соответственно, потребуется только три сигнала - CS, WR, DATA.

[mike-y-k]

eleks, никогда не говорите никогда(c)
Один раз сделанное полное решение сэкономит много.
Через пару лет за возможность добавить чтение заплатите еще столько же, вместо пары строчек.