USB отладка

[DanilinSA]

Решил на досуге реализовать USB интерфейс на одной из своих самоделок.
Есть FPGA + чип USB c ULPI интерфейсом. Написал модуль на verilog по работе с USB. Все должно работать ... но лыжи не едут.
Скорость - low speed(1.5 Mbits/s). Разьем USB-C

Есть в природе платка с 2 USB разъёмами и клеммами посередине? Куда можно воткнутся логическим анализатором и посмотреть, что не идет или идет не по стандарту?

И как вообще в принципе это отлаживать? На плате к линиям USB доступа нет. Плотный монтаж.

[j-Roger]

Попадалось вот такое на просторах инета..

[DanilinSA]

Я склоняюсь к https://aliexpress.ru/item/1005005372426803.html
Сделать соединение и к нему цепляться.
Ждать только долго.

[eddy]

Я, когда на STM32 поднимал USB, отлаживал при помощи Wireshark со стороны компа и при помощи UART на 3Мбод со стороны МК.

[DanilinSA]

Если с одной стороны комп - это не сложно.
А у меня с одной стороны FPGA, с другой - клавиатура или джойстик.

[true71]

1) Дербаните любое дохлое устройство с ЮСБ С-мама, вырезаете его из платы, вызваниваете нужные контакты.
2) Дербаните любое дохлое устройство с ЮСБ А-мама, выпаиваете его.
Спаиваете 4 проводка между ними
Получается такой переходник.
Берете шнурок ЮСБ А - ЮСБ С, втыкаете в свое устройство стороной ЮСБ С.
Клаву или джой с ЮСБ С втыкаете в этот переходник.

Работать будет, проверял такое не раз. Можно проверить на исправном устройстве.

[Yuri222]

Написал модуль на verilog по работе с USB

немного не в тему.
Сами писали? А готового модуля в библиотеке не было?

с одной стороны FPGA, с другой - клавиатура или джойстик.

а никак нельзя подключить платку к компу и каким USB-лизером подслушивать, что творится на шине?

[DanilinSA]

Проект чисто для самообразования. Ибо в FPGA я пока не очень хорошо разбираюсь.
Сейчас мне нужно подключить к USB обычный дешевый USB HID joystick. С самом джойстиком проблем нет - обычное HID LS устройство. Смотрел обмен снифером USB порта - все тривиально.

На плате USB порт сидит на чипе USB3317 с ULPI интерфейсом. Далее чип FPGA на 20К.
В среде есть IP ядра. Есть "USB 2.0 Device Controller IP core". Но это здоровая универсальная дура на кучу LUT и кучей совершенно не нужного функционала.

Искал и по инету. Все в основном гонят поток "наверх" и реализуют USB стек на софт-процессоре. Их можно понять.
Есть несколько вариантов работы с клавиатурой через ULPI. Но там реализован очень урезанный режим USB - клавиатура в "boot mode".
Есть много вариантов через "ногодрыжество"" - не подходит.
Есть куча вариантов "USB HOST" на базе конечного автомата без контроля таймингов - не понравилось. Схема молотит вообще без понимания ошибок и самого факта наличия USB устройства.
Решил сам реализовать на базе вольной интерпретации существующих примеров.
Первый вариант на базе прямой работе с ULPI не взлетел. Возможно в таймингами намудрил. А может с верилоге что намудрил.

Сейчас переписываю.
Первым делом прикрутил "ULPI ‹-› UTMI Wrapper". Через него проще работать и контролировать состояние USB интерфейса.
Потом прикручиваю допиленный под свои задачи "USB Full Speed Host". Пока в работе.

[Yuri222]

в FPGA я пока не очень хорошо разбираюсь.

На всякий случай напомню - кроме кода основного проекта (на Verilog или VHDL) важно задать временные constraints в файле .sdc
Если проект относительно низкочастотный - то (если этого файла нет) хотя бы посмотреть, после компиляции проекта, в отчетах - на какой частоте он гарантированно заработает.
У Дениса Шехалева был ряд статей по созданию такого файла.