Freescale выпустила чип MPC96877, реализующий необходимую для применения модулей памяти DDR-2 инфраструктуру. Эта микросхема представляет собой тактовый контроллер с фазовой автоподстройкой частоты (ФАПЧ, или Phase - Locked Loop, PLL), выступающий буферным элементом с нулевым времени задержки и низким энергопотреблением. Ее применение позволяет использовать модули DDR-2 в таких устройствах, как настольные компьютеры, серверы, маршрутизаторы, сетевые устройства хранения, видеокарты и телекоммуникационное оборудование
MPC96877 отличается низким потреблением и, как следствие, низкой рассеиваемой мощностью, как утверждается, самой низкой в отрасли. Чип поддерживает масштабирование частот от 160 до 450 МГц, максимум – 500 МГц, что соответствует наиболее скоростной спецификации DDR-2, утвержденной JEDEC на сегодняшний день. Помимо этого, поддерживаются также не стандартизированные низкие частоты, вплоть до 25 МГц, что позволяет реализовывать эффективные по цене схемы в тех случаях, когда не требуется высокая производительность памяти.
Кроме этого, Freescale анонсировала новое поколение 90 нм коммуникационных процессоров PowerQUICC III, содержащих ядро PowerPC и интегрированный контроллер памяти DDR, поддерживающий DDR-2 SDRAM. Образцы контроллера MPC96877 уже доступны, массовое производство намечено на второй квартал 2005 г., тогда же должны появиться первые образцы PowerQUICC III.
