синтезатор частоты AD9859 - нет сигнала на выходе ЦАП

[m_t]

Нет сигнала на выходах ЦАП.
Тактовый сигнал от внешнего генератора 20МГц.
Внутренние регистры записываются и считываются нормально.
Собрано 2 одинаковых экземпляра платы, у обоих нет сигнала на выходах ЦАП.
Может кто-то сталкивался с подобной проблемой или имеет положительный опыт работы с данной микросхемой.

[Shurila]

c AD9859 не работал. есть опыт работы с AD9954 (
www.pocladov.narod.ru).
на самом деле может быть что угодно:
ошибка в схеме (так например резисторы на выводах IOUT подключены не к AVDD, а к AGND)
неверно проведена инициализация DDS.
В общем надо поэтапно конкретизировать.

[vgb]

to m_t
Чтобы что то советовать нужно хотя бы видеть принципиальную схему

[vgb]

to Shurila
Занимался AD9951/2.У меня вопрос,отличия есть в алгоритме управления 51 и 54 чипов?

[m_t]

Резисторы подключены к AVDD (50Ом). Пробовали другие номиналы - результат практически такой же.
Сигнал на выходе IOUT есть, но далеко не синус и амплитуда всего 20 мВ. При изменении регистра FTW0 видно изменение частоты сигнала.
Сигнал на выходе IOUT~ похоже тоже есть, он ниже уровня шума. Видно изменение сигнала только при изменении частоты скачками по 10МГц.
Схема включения типовая - внешний генератор, рекомендованные емкость и резистор для DAC - 1 мкФ и 3,92кОм.
PLL работает. Умножение частоты при установке в регистре CFR2 работает.
Площадка снизу микросхемы припаяна к AGND. Питания DDS - 3,45 и 1,79В. Блокировочные конденсаторы по питанию стоят.
При выключении питания иногда на выходе появляется сигнал, похожий на нормальный синус.

[vgb]

А схему наверное выложить нельзя?
Тогда на пальцах.Как reset организован?

[m_t]

Сброс DDS осуществляется логическим сигналом с микроконтроллера.

[vgb]

Надо пробовать, подтянуть шину FQ_UD резистром 10к на землю.Еще попробывать вариант без multiplier,если пойдет то думать для мульта..

[Shurila]

m_t-›

При выключении питания иногда на выходе появляется сигнал, похожий на нормальный синус.

Первое, что порекомендую, это проверить правильность отработки команд - например из того что точно работает PLL - даете изменение и контролируете выход SYNC_CLK, там должна быть /4 PLL.
Если это работает, т.е. правильно работает I/O UPDATE,
то тогда скорей всего неправильно настроенны регистры.
Выложите как они проинициализированны.
Еще надо помнить о том, что при записи регистра слово должно быть переданно полностью.
to -› vgb
Т.к. с AD9951/2 дела не имел, то и сказать могу только так - как будто нет, как минимум для тех регистров которые есть и там и там.

[m_t]

Команды отрабатываются правильно.
На SYNC_CLK сигнал правильный.
Настройка регистров:
#define DDS_INIT_VAL_CFR1 (uint32_t) 0b00000000000000000000001000000000
#define DDS_INIT_VAL_CFR2 (uint32_t) 0b00000000000000000000000000000000
#define DDS_INIT_VAL_ASF (uint32_t) 0
#define DDS_INIT_VAL_ARR (uint32_t) 0
#define DDS_INIT_VAL_FTW (uint32_t) 0
#define DDS_INIT_VAL_POW (uint32_t) 0
На изменение содержимого регистра частоты реагирует нормально.
Из последних экспериментов:
Понижал питание схемы – сигнал все улучшался и улучшался и …
Получил хороший синус размах 0,5В на IUOT при
Питании синтезатора – 1,08В и 2,1 В
на IUOT тоже есть синус, только размах всего 5 мВ.