Изучаем STM32 Cortex M3

ut1wpr · 04.05.2013, 21:12

Сообщение от Арктур

Вы все достаточно профессиональны. Вопрос лишь в интерпретации документации (попробовать написать на фирму никто ведь не хочет?).
Каждый из вас волен поступать как считает нужным, как захочет, - просто сказав об этом.
Этого будет достаточно. И всех делов. Проще пареной репы.

Вопрос даже не в профессионализме, а в результативности сего деяния. И интерпретация здесь не нужна. Она есть штука субъективная, каждый трактует, как ему видится.
Скажем, у меня корона не слетит написать, хотя в полезность ответа не очень и верю. Если возможно, покажите прямую ссылку на точку, из которой подобные запросы попадают на глаза спецам компании, а не дежурному индуcу. Что пишут в ответ безымянные саппорты я уже знаю.

kittec · 04.05.2013, 23:31

Сообщение от nahimovv

Архитектура STM способна на многое, уж поверьте, даже без нарушений цифр даташита, настолько удачно и гибко всё сделано, отсюда, может быть, и неоднозначность, и вся сложность восприятия. Но это же не вина STM!
Приятно, согласитесь, когда многие фишки в STM реализуются легко и хардварно, конечное устройство от этого только выигрывает.

Спасибо, что просветили. А то я,по наинвости, полагал что это архитектура ARM Limited.

nahimovv · 04.05.2013, 23:44

Спасибо, что не знаете, что АРМ это только ядро, которое без периферии, в общем то, ничего не значит.

omercury · 05.05.2013, 00:55

Ну, ребятки, это уже просто не честно.

Сообщение от nahimovv

Таймер синхронизируется, а делитель по ETR - нет. Поэтому "синхронный, но не совсем".

Сообщение от niXto

Все таймеры в стм32 - синхронные, максимальная частота равна половине частоты APB

nahimovv, нигде не писал, что 96МГц документированная частота. В ДШ он отправлял к конструкции порта. Заветные 96МГц приведены были в качестве доказательства асинхронности предделителя таймера.
niXto, документированная частота Вами указана правильно - 24МГц вот на этом скрине, всё, что выше - недокументированные возможности, которые производитель не гарантирует.

Сообщение от nahimovv

я нигде не говорил, что это норма, я сказал "дают основания полагать"

То есть разгон чистой воды, из разряда 50МГц для ПИКа.

SasaVitebsk · 05.05.2013, 01:30

nahimovv, я что-то вас не совсем понял. Вы что здесь себя позиционируете, как найумнейшего и максимально начитанного даташитами?
Вы что здесь открыли? Я не утверждал, что делитель не может работать на произвольной частоте. Я не вижу здесь ничего экстраординарного. Схемотехнически никаких проблем нет. Поставили счётчик с программируемым делителем. И что? Что здесь феноменального? Я утверждал, что фильтр не имеет к этому никакого отношения. Я говорил, что обычно частота определяется по двум тактам строба. Для STM так и есть. Это чётко зафиксировано в даташите. Возможно предварительный делитель асинхронный. Тут я не знаю. Не проверял. А из картинки это не очевидно. Даже тот же AVR имеет как синхронный таймер, так и асинхронный, так и с предварительно умноженной частотой. И что? Приведенный факт просто любопытен, и его можно использовать. Если бы вы, просто не ходили вокруг да около, да не раздували тему на 50 постов, а чётко в одном посте написали. "Уважаемые форумчане. Я провёл исследования и обнаружил, что по ETR входу стоит предварительный делитель, который работает асинхронно, фактически на частоте которую выдерживает логика портов (то есть 100 Мгц)". Вам бы сказали спасибо. А вы как красна девица, как шпион, который знает страшную тайну... но никому не скажет.
Теперь по поводу SPI. Что вы привели. Тоже что-то я не понял. Там что не так? Прочитайте всю ветку, обратите внимание на число постов. Или вы считаете что я лоханулся? )) Я работаю с такого рода устройствами по принципу = проверяю готовность -› отсылаю -› Забираю предыдущий. Это даёт преимущества, так как пока я обрабатываю, проходит часть транзакции передачи. Я не жду завершения. Ожидание это потеря времени. Должна быть единообразность подхода при передачи одного или N байт. Получается, что если я не жду завершения передачи, то передача последующего может привести к потери байта. О чём пишут многие в данной ветке. Проблема из-за задержки 2 APB clock, которая описано в даташите. Я считал и считаю это откровенным глюком, пусть и задокументированным. Вы сами вдумайтесь? Я отсылаю байт в буфер, а флаг занятости, указывающий что буфер занят возникает с задержкой. Причём, если шина для этого вида периферии работает на частоте F/16 (к примеру), то задержка составляет 32 такта? Это нормально?!!! Поясните? Понятно, что можно исправить. Понятно, что мне пришлось писать 2 разных библиотеки для разной периферии. Так как at45db я запустил на 42МГц, а АЦП порядка 2 работает. И на скоростной периферии задержка недопустима. Всё работает, но претензии к STM остались. Это конкретный хомут.

nahimovv · 05.05.2013, 02:19

Покажите, где я махал патентом?
По поводу даташитов - да, "я их уметь читать".
По поводу картинки - у меня тоже, когда первый раз разбирался, сложилось такое мнение, потом присмотрелся, призадумался... Короче, смотрите картинку ещё раз, до просветления.
По поводу SPI - нет там никакого глюка, есть недопонимание и недочитанная документация, и вы в этом не одиноки, к сожалению.
Вот когда Железняков отписал в техподдержку по поводу DMA и EEPROM в STM8, и это было потом внесено в документацию - это да, а в вашем случае - вы пытаетесь оправдать собственные неудачи эфемерным "глюком", который никто так и не подтвердил.
Была ещё подобная тема недавно на элхе, тоже неудачная, глюк испарился.
Вас раздражает фраза "читайте даташит"? Так не читайте даташит, кому вы хуже сделаете?

oleg110592 · 05.05.2013, 08:08

Сообщение от omercury

То есть разгон чистой воды, из разряда 50МГц для ПИКа.

Тут не совсем разгон - имхо кто-то посмотрел в документацию - увидел пределитель асинхронный, а микроконтроллер сделан по технологии HCMOS или там на другой технологии, позволяющей работать на частоте 50 мГц да и применил. Так и nahimovv - пределитель асинхронный, стм32 есть на 72мГц, ф100 по той же технологии - на 72мГц пределитель должон работать, оказалось и запас есть.
______________________________
Господи, как скучно мы живем! В нас пропадает дух авантюризма! Мы перестали лазить в окна к любимым женщинам. ©

omercury · 05.05.2013, 11:00

Сообщение от SasaVitebsk

по поводу SPI

А что за "косяк-то"?
Или все надеялись, что полмодуля тактируется от ядра, а вторая половина от SPI CG.
Я правильно понял?

nahimovv · 05.05.2013, 11:21

Надеялись, что всё всегда как в АВР будет, одна частота, один SPI, типа, "Пусть СТМ прогнётся под нас!"(С)
Подумаешь, 32 такта, да и хрен с ними, за это время можно много чего сделать, если подумать, а не крутить хвост собаки в ожидании.

omercury · 05.05.2013, 11:29

Сообщение от nahimovv

как в АВР будет

Если в АВР ядро и периферию рассинхронизировать - то же самое и будет...
Ожидал таких "коллизий" при разных частотах ядра и периферии, поэтому первым на стол для вивисекций пойдёт STM32F100, где они будут синхронными в силу небыстрого ядра (шире рыла не плюнешь)

UPD
тут и ДШ читать не надо - достаточно чуть логику включить.
http://open-electronics.ru/forum/vie...p=54597#p54597