STM32 и 9 бит SPI... всё так плохо?

[Hives]

по секрету сообщаю - там и хвостика то нет никакого спасибо производителю экрана

[st__1]

Меня удивляет

Меня вот тоже удивило... то УАРТ предлагают... то внешнюю логику... ещё встречалось "задействовать таймер"... поэтому и затеял эту тему...

чего здесь на 9 страниц обсуждать

"А поговорить?"(С)

[st__1]

спасибо производителю экрана

Какого экрана??? Они все разные...

[EXIS]

Не знаю что за проект но:

http://code.google.com/p/rt-thread/s...x_spi.h?r=2143

#define SPI_DataSize_4b ((uint16_t)0x0300)
#define SPI_DataSize_5b ((uint16_t)0x0400)
#define SPI_DataSize_6b ((uint16_t)0x0500)
#define SPI_DataSize_7b ((uint16_t)0x0600)
#define SPI_DataSize_8b ((uint16_t)0x0700)
#define SPI_DataSize_9b ((uint16_t)0x0800)
#define SPI_DataSize_10b ((uint16_t)0x0900)
#define SPI_DataSize_11b ((uint16_t)0x0A00)
#define SPI_DataSize_12b ((uint16_t)0x0B00)
#define SPI_DataSize_13b ((uint16_t)0x0C00)
#define SPI_DataSize_14b ((uint16_t)0x0D00)
#define SPI_DataSize_15b ((uint16_t)0x0E00)
#define SPI_DataSize_16b ((uint16_t)0x0F00)
#define IS_SPI_DATA_SIZE(SIZE) (((SIZE) == SPI_DataSize_4b) || \
((SIZE) == SPI_DataSize_5b) || \
((SIZE) == SPI_DataSize_6b) || \
((SIZE) == SPI_DataSize_7b) || \
((SIZE) == SPI_DataSize_8b) || \
((SIZE) == SPI_DataSize_9b) || \
((SIZE) == SPI_DataSize_10b) || \
((SIZE) == SPI_DataSize_11b) || \
((SIZE) == SPI_DataSize_12b) || \
((SIZE) == SPI_DataSize_13b) || \
((SIZE) == SPI_DataSize_14b) || \
((SIZE) == SPI_DataSize_15b) ||

Я так понял касается только F0, но может и не только.

[dosikus]

EXIS, Ну дык это ж бубль гум ...
Это STM32F00x COrtex M0 ...

26.1.1 SPI main features
● Master or slave operation
● Full-duplex synchronous transfers on three lines
● Half-duplex synchronous transfer on two lines (with bidirectional data line)
● Simplex synchronous transfers on two lines (with unidirectional data line)
● 4-bit to 16-bit data size selection
● Multimaster mode capability
● 8 master mode baud rate prescalers up to f PCLK/2.
● Slave mode frequency up to f PCLK/2.
● NSS management by hardware or software for both master and slave: dynamic change
of master/slave operations
● Programmable clock polarity and phase
● Programmable data order with MSB-first or LSB-first shifting
● Dedicated transmission and reception flags with interrupt capability
● SPI bus busy status flag
● SPI Motorola support
● Hardware CRC feature for reliable communication: