Кто-нибудь static ram симмулировал?

Easyrider83 · 20.01.2010, 20:09

В общем, пишу последовательно в память. Вопрос вот в чем - надо ли инвертированные сигналы CS, OE, WE при каждой записи опускать или можно их держать опущенными и писать непрерываясь. Собрал простенькую схемку на счетчике, который перебирает адрес памяти и пишет туда значение этого адреса. При записи WE=0(запись), OE=1(выход третье состояние), CS=0 (чип всегда выбран). При включении последнего разряда инв. WE становится 1 (чтение), OE=0 но на выходе одни нули. Память не записалась. В даташите написаны все тайминги, но это для использования с МК. А если я просто ревербератор делаю с опазданием на АЦП и ЦАП? Если плохо понятно, чего я хочу, проект прицеплю без проблем.

estet · 20.01.2010, 21:16

Насколько мне помнится, у статической памяти 62хх запись обязательно тактируется (или CS, или WE). Зато чтение - простым перебором адресов. Или у Вас другая память?

Easyrider83 · 20.01.2010, 23:35

Сообщение от estet

Насколько мне помнится, у статической памяти 62хх запись обязательно тактируется (или CS, или WE). Зато чтение - простым перебором адресов. Или у Вас другая память?

Память та, только не ясно, чем тактировать. CS, WE или оба сразу.

Halex07 · 21.01.2010, 01:47

Сообщение от Easyrider83

В даташите написаны все тайминги

Но там же есть и циклы записи/чтения, причем разные вариации. У вас что там вот таких картинок нет?

Easyrider83 · 21.01.2010, 03:06

Картинки есть. Не хочу тактировать все сигналы. Зачем включать и выключать чип? А то если еще и времена задержки учитывать, то на логике сильно много городить придется.
Это задачка так, для тренировки мозга.

makakus · 21.01.2010, 11:31

Сообщение от Easyrider83

В общем, пишу последовательно в память. Вопрос вот в чем - надо ли инвертированные сигналы CS, OE, WE при каждой записи опускать или можно их держать опущенными и писать непрерываясь. Собрал простенькую схемку на счетчике, который перебирает адрес памяти и пишет туда значение этого адреса. При записи WE=0(запись), OE=1(выход третье состояние), CS=0 (чип всегда выбран). При включении последнего разряда инв. WE становится 1 (чтение), OE=0 но на выходе одни нули. Память не записалась. В даташите написаны все тайминги, но это для использования с МК. А если я просто ревербератор делаю с опазданием на АЦП и ЦАП? Если плохо понятно, чего я хочу, проект прицеплю без проблем.

Вообще-то симуляция (с одним "м") - это моделирование работы одного устройства на другом. Вот любимый многими протеус - симулятор. То, что Вы делаете, называется макетированием, а макет, в свою очередь - функционально полный образец конечного изделия.

По существу. Во-первых, есть даташит. Там всё описано. Если у Вас есть макет, может проще было бы сначала выполнить времянку из даташита, потом постепенно её упрощать и добившись результата запостить сюда сообщение типа "камрады! оказывается, можно ... и ... и всё работает!"
Исходя из общих соображений, CS (chip select) можно не переключать. Память имеет двунаправленный порт данных и при низком OE (output enable) ноги порта станут выходами КМОП со всеми вытекающими. WE (write enable) записывает данные не по фронту, а защёлкивает их при переходе к высокому уровню. Если Вы подаёте адрес от простого счётчика, то в момент изменения младшего разряда у простых счётчиков происходит гонка переключений на выходах старших разрядов. У любых счётчиков по фронтам сигнала младшего разряда состояние старших разрядов не определено.

MisterDi · 21.01.2010, 11:48

Сообщение от makakus

У любых счётчиков по фронтам сигнала младшего разряда состояние старших разрядов не определено.

Посмею с Вами не согласится. Неопределенность старших разрядов счетчиков возникает только в случае асинхронных схем. При использовании синхронного счетчика все выводы изменяют свое состояние одновременно. По крайней мере у меня данные в Winbond W24256 великолепно записываются при формировании WR от самого младшего разряда счетчика.

makakus · 21.01.2010, 13:38

Сообщение от MisterDi

Посмею с Вами не согласится. Неопределенность старших разрядов счетчиков возникает только в случае асинхронных схем. При использовании синхронного счетчика все выводы изменяют свое состояние одновременно. По крайней мере у меня данные в Winbond W24256 великолепно записываются при формировании WR от самого младшего разряда счетчика.

Вот схема синхронного счётчика.
Совершенно понятно, что сигнал CLK записывает в триггеры следующее состояние счётчика. Выходы Q изменяются одновременно, да. Почему в момент изменения Qa состояние выходов Qb,Qc,Qd должно быть стабильно, я не понимаю.
А! В Вашем случае просто входы RAM фиксируются переходом WR в высокий уровень и ёмкость монтажа-линии просто не успевает разрядиться до защёлкивания. Слегка затянуть WR и будет записываться следующее состояние счётчика

Easyrider83 · 21.01.2010, 17:47

Спасибо за поучения и за русский язык. Так что с проектом-то делать? Он мне не то, чтобы покоя не дает, но раз развязал тему, буду в ней до конца.

makakus · 21.01.2010, 17:57

Так вроде же

Сообщение от Easyrider83

Это задачка так, для тренировки мозга.

Духом окрепнете в борьбе (с)