




Микросхема синтезатора частот 1508ПЛ7АУ, К1508ПЛ7АУ, 1508ПЛ7БУ, К1508ПЛ7БУ

Основные параметры микросхемы



- Напряжение питания 4,5-5,5В
- Диапазон рабочих частот:
 - 35МГц-1000МГц (тип А)
 - 35МГц-500МГц (тип Б)
- Диапазон опорных частот до 12 МГц
- Коэффициент деления входной частоты 64-4100
- Коэффициент деления опорной частоты 1-20
- Диапазон температур:

ГГ – год выпуска

НН – неделя выпуска

Обозначение	Диапазон
1508ПЛ7А(Б)У	минус 60 – 85 °С
К1508ПЛ7А(Б)У	минус 60 – 85 °С
К1508ПЛ7А(Б)УК	0 – 70 °С

Тип корпуса:

- 28-и выводной металлокерамический корпус Н09.28-1В

Общее описание и область применения микросхемы

Микросхема 1508ПЛ7А(Б), К1508ПЛ7А(Б) (далее 1508ПЛ7У) – цифровая часть синтезатора частоты, построенного на основе метода фазовой автоподстройки частоты (ФАПЧ).

Микросхема состоит из ниже перечисленных блоков:

- Предварительный делитель частоты 8/9
- Поглощающий счетчик
- Основной делитель
- Делитель опорной частоты
- Фазочастотный детектор
- Усилитель входной частоты

Описание выводов

Таблица 1

Обозначение вывода	Номер вывода	Назначение вывода
Fin	1	Вход синтезируемой частоты
Reset	2	Общий сброс
TST_En	3	Тестовый вход (должен быть логический ноль)
TST_CLK	4	Тестовый вход (должен быть логический ноль)
TST_Type	5	Тестовый вход (должен быть логический ноль)
Fref	6	Вход опорной частоты
Din6	7	Коэффициент дел. вх частоты, разряд 6
Din7	8	Коэффициент дел. вх частоты, разряд 7
Din8	9	Коэффициент дел. вх частоты, разряд 8
Din9	10	Коэффициент дел. вх частоты, разряд 9
Din10	11	Коэффициент дел. вх частоты, разряд 10
Din11	12	Коэффициент дел. вх частоты, разряд 11
UccP	13	Питание выходных каскадов
GNDP	14	Земля выходных каскадов
Down	15	Выход опережения ведомого генератора
Up	16	Выход отставания ведомого генератора
Lock	17	Выход активности фазового детектора
Din0	18	Коэффициент деления входной частоты, разряд 0
Din1	19	Коэффициент деления входной частоты, разряд 1
Din5	20	Коэффициент деления входной частоты, разряд 5
Din4	21	Коэффициент деления входной частоты, разряд 4
Din3	22	Коэффициент деления входной частоты, разряд 3
Din2	23	Коэффициент деления входной частоты, разряд 2
Cin2	24	Коэффициент деления опорной частоты, разряд 2
Cin1	25	Коэффициент деления опорной частоты, разряд 1
Cin0	26	Коэффициент деления опорной частоты, разряд 0
Ucc	27	Питание
GND	28	Общий

Указани по применению и эксплуатации

При ремонте аппаратуры и измерении параметров микросхем замену микросхем необходимо проводить только при отключенных источниках питания.

Инструмент для пайки (сварки) и монтажа не должен иметь потенциал, превышающий 0,3 В относительно шины «общий».

Запрещается подведение каких-либо электрических сигналов (в том числе шин «Питание», «Общий») к выводам микросхем, не используемым согласно схеме электрической.

Технологическая перемычка ТП1, расположенная между выводами 10-11, электрически соединена с крышкой, технологическая перемычка ТП2, расположенная между выводами 24-25, электрически соединена с монтажной площадкой.

Технологические перемычки рекомендуется соединить с шиной «Общий».

Описание функционирования микросхемы

Общее описание

Двухмодульный предварительный делитель частоты с поддержкой разрешающей способности системы вместе со счетчиками А (Поглощающий счетчик) и В (Основной делитель) образуют делитель с переменным коэффициентом деления $N = BP + A$. Значение счетчика А лежит в диапазоне от 0 до 7, а значение В - от 3 до 512. Предварительный делитель частоты имеет двойной коэффициент деления 8/9. Общий коэффициент деления определяется по формуле:

$$K = 8 \times (D[11:3] + 2) + D[2:0] \quad (1)$$

где биты D[11:0] выставляются на управляющих выводах ИМС. Смещение на +2 связано с конструктивными особенностями счетчика А. Минимальный разрешенный коэффициент деления $K = 64$. С этого значения начинается непрерывный ряд коэффициентов. При этом минимальное разрешенное значение числа D[11:0] = 48.

Предварительный делитель частоты работает от высокочастотного сигнала, сформированного входным усилителем и делит входную частоту до значения, при котором могут работать КМОП-счетчики А и В. Максимальная рабочая частота КМОП-счетчиков при $U_{CC} = 4,5$ В не более 200 МГц. Например, если максимальная входная частота составляет 1000 МГц, и при наименьшем коэффициенте деления предварительного делителя частоты мы получим выходную частоту, поступающую на счетчики А и В, равную 125 МГц ($1000/8 = 125$), что удовлетворяет условию работы счетчиков.

Фазочастотный детектор

Блок представляет собой фазовый детектор с шириной захвата $\{-2\pi; +2\pi\}$ без «мертвой зоны» и с элементом DELAY, обеспечивающим антилюфтовый импульс. Сигнал на выходе Up формируется при условии $(f_{REF} - f/K) > 0$. Сигнал на выходе Down формируется при условии $(f/K - f_{REF}) > 0$.




Рисунок 1. Структурная схема синтезатора частоты 1508ПЛ7У

Описание режимов функционирования

При использовании микросхемы в синтезаторе частоты с фазовой автоподстройкой частоты выходная частота управляемого генератора определяется по формуле:

$$f = f_{REF} * K / K_{REF} \quad (2)$$

где:

- f - синтезируемая частота;
- f_{REF} - частота опорного генератора;
- K - коэффициент деления входной частоты;
- K_{REF} - коэффициент деления опорной частоты.

Коэффициент деления опорной частоты по входу f_{REF} (6) необходимо задавать на входы $Cin(2)$, $Cin(1)$, $Cin(0)$ согласно таблице 2.

Таблица 2

KREF	1	2	4	5	8	10	16	20
Cin(2)	1	0	0	1	0	1	0	1
Cin(1)	1	0	0	0	1	0	1	1
Cin(0)	1	0	1	0	0	1	1	0

Сигналу «0» соответствует подключение к выводу «Общий», а сигналу «1» соответствует подключение вывода к шине питания U_{CC} .

Коэффициент деления входной частоты по входу f (1) необходимо задавать на входы $Din(11) \dots Din(0)$ согласно формуле (3).

Сигналу «0» соответствует подключение к выводу «Общий», а сигналу «1» соответствует подключение вывода к шине питания U_{CC} .

$$\text{Din}(11:0) = K(b) - 1000(b), \quad (3)$$

где:

Din(11:0) - состояние подключения выводов Din(11) - Din(0);
 K(b) - значение коэффициента деления, выраженное в двоичном коде;
 1000(b) - поправочный коэффициент в двоичном коде.

Пример включения ИС при $f_{\text{REF}} = 10$ МГц и $f = 500$ МГц и необходимом шаге сетке частот 1 МГц.

Коэффициент деления опорной частоты будет равен $K_{\text{REF}} = 10$.

Подключение ИС по входам Cin(2...0) производится согласно таблице 10. Необходимый коэффициент деления $K=500$, следовательно $K(b)=111110100$, а значение Din(11:0)= 111101100, согласно формуле (1).

Если Din(11:0) содержит менее 12 знаков, то необходимо в начало числа дополнить 0 (нулями) до 12 знаков, т.е. Din(11:0)= 000111101100,

Подключение ИС по входам Din(11...0) производится согласно таблице 3.

Схема включения приведена на рисунке 5.

Определение состояния выводов ИС

Таблица 3

Обозначение вывода Din		11	10	9	8	7	6	5	4	3	2	1	0
Номер вывода ИС		12	11	10	9	8	7	20	21	22	23	19	18
Коэффициент деления	Значение Din(11:0)	-	-	-	-	-	-	-	-	-	-	-	-
500	111101100	0	0	0	1	1	1	1	0	1	1	0	0

Микросхема функционирует в соответствии с формулой $f = f_{\text{REF}} / \langle C \rangle \bullet \langle D \rangle$

где: f - частота входного сигнала;
 f_{REF} - частота опорного сигнала;
 $\langle C \rangle$ - коэффициент деления, заданный по входам C (2-0);
 $\langle D \rangle$ - коэффициент деления, заданный по входам D (11-0).

На входы фазового детектора поступают частоты f_1 и $f_{\text{REF}1}$, рассчитанные по формулам:

$$f_1 = f / \langle D \rangle$$

$$f_{\text{REF}1} = f_{\text{REF}} / \langle C \rangle \quad f_{\text{REF}1} -$$

где: f_1 - деленная частота ведомого генератора
 $f_{\text{REF}1}$ - деленная частота опорного генератора

Временная диаграмма работы микросхемы в режиме показана на рисунках 2, 3, 4.

Если ведомый генератор отстает от опорного, то вырабатывается сигнал Down в соответствии с рисунком 2, если ведомый генератор опережает опорный, то вырабатывается сигнал Up, в соответствии с рисунком 3, если сигналы ведомого и опорного генератора совпадают по частоте и фазе, то сигналы Up Down вырабатываются в соответствии с рисунком 4.

Сигнал Lock является логической суммой сигналов Up и Down, т.е. равен Up или Down.




Рисунок 2. Сигналы ведомого генератора отстают от сигналов опорного генератора




Рисунок 3. Сигналы ведомого генератора опережают сигналы опорного генератора




Рисунок 4. Сигналы ведомого и опорного генераторов совпадают

Примеры:

1) необходимый коэффициент деления $K=100$, следовательно $K(b)=1100100$, а значение $Din(11:0)=1011100$. Если $Din(11:0)$ содержит менее 12 знаков, то необходимо в начале числа дополнить 0 (нулями) число до 12 знаков, т.е. $Din(11:0)=000001011100$.

2) необходимый коэффициент деления $K=2005$, следовательно $K(b)=11111010101$, а значение $Din(11:0)=11111001101$.

Состояние выводов ИС указано в таблице 4.

Таблица 4

Обозначение контакта Din		11	10	9	8	7	6	5	4	3	2	1	0
Номер контакта ИС		12	11	10	9	8	7	20	21	22	23	19	18
Коэффициент деления	Значение Din(11:0)	-	-	-	-	-	-	-	-	-	-	-	-
100	1011100	0	0	0	0	0	1	0	1	1	1	0	0
2005	11111001101	0	1	1	1	1	1	0	0	1	1	0	1

Режимы работы микросхемы в зависимости от управляющих входов приведены в таблице 5.

Таблица 5

№	Управляющие входы				Входы		Выходы			режим
	TST_En	TST_CLK	TST_Type	Reset	Fin	Fref	Up	Down	Look	
1	0	0	0	0	Fin	Fref	Up	Down	Look	основной
2	0	0	0	1	Fin	Fref	Up	Down	Look	Reset
3	0	1	0	1	-	-	Up	Down	Look	Sleep
4	1	FD1	0	0	CLK1	FD2	Up	Down	Pre.	Test1
5	1	-	1	0	-	CLK2	R.C.	M.C.	F.C.	Test2

Основной режим – основной режим работы микросхемы в составе изделий.

Reset режим – вывод Reset безусловно сбрасывает все счетчики микросхемы в исходное состояние кроме входного предварительного делителя частоты. Исходное состояние для делителя входной частоты соответствует входам Din(11:0).

Sleep режим – переводит входные усилители и предварительный делитель частоты в выключенное состояние.


Test1 режим:

- по входу Fin проверяется работа усилителя входной частоты совместно с предварительным делителем частоты. Выходом теста является вывод Look. Коэффициент деления равен 34;
- по входам Fin и Fref проверяется автономная работа фазового детектора.

Test2 режим – по входу Fref одновременно проверяется три счетчика:

- R.C. – делитель опорной частоты, выход Up, управление коэффициентом деления входы Cin (11:0).
- M.C. - делитель входной частоты, выход Down, управление коэффициентом деления входы Din (11:0).
- F.C. – поглощающий счетчик проверяется совместно делителем входной частоты, выход Look, управление коэффициентом деления входы Din (11:0).

Типовая схема включения



- 1508ПЛ7У - включаемая микросхема;
 G1 - генератор $f = 10$ МГц;
 U1, U2 - источники постоянного напряжения, $U_{CC} = 5 \text{ В} \pm 10\%$;
 A1 - схема управления ГУН;
 A2 - схема определения захвата частоты;
 A3 - генератор, управляемый напряжением (ГУН);
 L1, L2 - катушка индуктивности,
 $L1 = L2 = 10 \text{ мкГн}$;
 C1...C4 - конденсаторы,
 $C1 = C2 = C3 = 1 \text{ мкФ} \pm 5\%$;
 $C4 = 10 \text{ нФ} \pm 5\%$;

Рис. 5 Типовая схема включения при: $f_{REF} = 10$ МГц, $f = 500$ МГц.

Предельные и предельно-допустимые режимы работы

Таблица 6

№ п/п	Наименование параметра	Обозначение параметра	Норма параметра				Ед-цы измер
			Предельно- допустимый режим		Предельный режим		
			не менее	не более	не менее	не более	
1	Напряжение питания	U _{CC}	4,5	5,5	минус 0,5	7	В
2	Входное напряжение низкого уровня, на выводах: (7...12, 18...26) при: U _{CC} = 5,5 В	U _{IL}	–	U _{CC} •0,2	минус 0,5	–	В
3	Входное напряжение высокого уровня, на выводах: (7...12, 18...26) при: U _{CC} = 5,5 В	U _{IH}	U _{CC} •0,8	–	–	U _{CC} +0,5	В
4	Частота опорного сигнала, на выводе: (6)	f _{REF}	–	12	–	–	МГц
5	Емкость нагрузки	C _L	–	30	–	–	пФ
1508ПЛ7АУ, К1508ПЛ7АУ							
6	Входное напряжение низкого уровня опорной частоты, на выводе: (6)	U _{IL_REF}	–	U _{CC} •0,2	минус 0,5	–	В
7	Входное напряжение высокого уровня опорной частоты, на выводе: (6)	U _{IH_REF}	U _{CC} •0,8	–	–	U _{CC} +0,5	В
8	Входное напряжение (среднеквадратичное), на выводе: (1) при: 35 < f < 70 МГц, 750< f ≤ 1000 МГц	U _{I_RMS}	0,8	–	минус 0,5*	U _{CC} +0,5*	В
	при: 70 ≤ f ≤ 750 МГц		0,4	–			
9	Частота входного сигнала, на выводе: (1)	f	35	1000	–	–	МГц
1508ПЛ7БУ, К1508ПЛ7БУ							
10	Входное напряжение низкого уровня опорной частоты на выводе: (6)	U _{IL_REF}	–	0,8	минус 0,5	–	В
11	Входное напряжение высокого уровня	U _{IH_REF}	2,0	–	–	U _{CC} +0,5	В

№ п/п	Наименование параметра	Обозначение параметра	Норма параметра				Ед-цы измер
			Предельно- допустимый режим		Предельный режим		
			не менее	не более	не менее	не более	
	опорной частоты, на выводе: (6)						
12	Входное напряжение (среднеквадратичное), на выводе: (1) при: $35 < f < 70$ МГц, $450 < f \leq 500$ МГц	U_{I_RMS}	0,8	–	минус 0,5*	$U_{CC}+0,5^*$	В
	при: $70 \leq f \leq 450$ МГц		0,4	–			
13	Частота входного сигнала, на выводе: (1)	f	35	500	–	–	МГц

Примечания:

1 * - Приведено абсолютное значение параметра.

2 - Не допускается одновременное воздействие нескольких предельных режимов.

Электрические параметры микросхемы

Таблица 7

№ п/п	Наименование параметра	Обозначение параметра	Условия измерения	Норма параметра		Ед-цы измер
				Мин.	Макс.	
1	Выходное напряжение низкого уровня, на выводах: Down (15), Up (16), Lock (17)	U_{OL}	$U_{CC}= 4,5 В,$ $I_O= 1 мА$	–	0,45	В
2	Выходное напряжение высокого уровня, на выводах: Down (15), Up (16) , Lock (17)	U_{OH}	$U_{CC}=4,5В,$ $I_O= \text{минус } 1 мА$	4,05	–	В
3	Входной ток низкого уровня, на выводах: (6, 7...12, 18...26)	I_{IL}		минус 1	1	мкА
4	Входной ток высокого уровня, на выводах: (6, 7 – 12, 18 – 26)	I_{IH}		минус 1	1	мкА
5	Входной ток низкого уровня на тестовых выводах, на выводах: (2...5)	I_{IL_T}		минус 100	100	мкА
6	Входной ток высокого уровня на тестовых выводах, на выводах: (2 – 5)	I_{IH_T}		минус 100	100	мкА
7	Динамический ток потребления, на выводах: (13, 27)	I_{OCC}	$U_{CC}= 5,5 В$	–	30	мА
8	Ток потребления, на выводах: (13, 27)	I_{CC}	$U_{CC}= 5,5 В$	–	12	мА
9	Коэффициент деления основной частоты	K		64	4100	
10	Коэффициент деления опорной частоты	K_{REF}		1	20	
11	Время нарастания выходного сигнала, на выводах: 15, 16, 17	t_r		–	20	нс
12	Время спада выходного сигнала, на выводах: 15, 16, 17	t_f		–	20	нс

Типовые зависимости

Для 1508ПЛ7АУ




Рис. 6. Типовая зависимость тока потребления от входной частоты при напряжении питания 4,5В и 5,5В




Рис. 7. Типовая зависимость минимального входного напряжения от частоты сигнала и область гарантированной работы ИС по входу Fin .

Для 1508ПЛ7БУ




Рис. 8. Типовая зависимость тока потребления от входной частоты при напряжении питания 4,5В и 5,5В




Рис. 9. Типовая зависимость минимального входного напряжения от частоты сигнала и область гарантированной работы ИС по входу Fin.

Габаритный чертеж микросхемы




Рис. 10. Корпус H09.28-1В

Информация для заказа

Обозначение	Маркировка	Тип корпуса	Температурный диапазон
1508ПЛ7АУ	1508ПЛ7АУ	Н09.28-1В	минус 60 – 85 °С
К1508ПЛ7АУ	К1508ПЛ7АУ	Н09.28-1В	минус 60 – 85 °С
К1508ПЛ7АУК	К1508ПЛ7АУ [•]	Н09.28-1В	0 – 70 °С
1508ПЛ7БУ	1508ПЛ7БУ	Н09.28-1В	минус 60 – 85 °С
К1508ПЛ7БУ	К1508ПЛ7БУ	Н09.28-1В	минус 60 – 85 °С
К1508ПЛ7БУК	К1508ПЛ7БУ [•]	Н09.28-1В	0 – 70°С

Микросхемы с приемкой «ВП» маркируются ромбом.
Микросхемы с приемкой «ОТК» маркируются буквой «К».

Лист регистрации изменений

№ п/п	Дата	Версия	Краткое содержание изменения	№№ изменяемых листов
1	02.04.2010	1.2	Корректировка на основании планового пересмотра документации.	1, 9
2	27.04.2010	1.3	Замена логотипа	1
3	12.07.2010	2.0	Изменение формы таблицы 6, 7	9-11
4	14.12.2010	2.1	Введение перемычек	1
5	04.11.2011	2.2	Уточнение наименования микросхем	По тексту
6	12.09.2016	2.3.0	Добавлен раздел «Указания по применению и эксплуатации»	3