[Буфер 74365] Что я делаю не так?

[Mihavk]

Товарищи, подскажите...

Делаю в NI Multisim'e


Тоже самое пробую в Proteus ISIS 7.8 SP2


И вот откуда на выводах Y1, Y3 берётся 4В? Ведь они должны висеть в Z состоянии...

Сколько не пытаюсь, получается бред... Может кто-нибудь дать рабочий пример на этом буфере?

[Mihavk]

Я даже не знаю... Либо это глюк или моя вина, но proteus по нормальному Z состояние не обрабатывает

[Yurkin2007]

откуда на выводах Y1, Y3 берётся 4В? Ведь они должны висеть в Z состоянии

А сколько Вы хотите вольт в z-состоянии ? Ноль Вольт ?
Никто никогда не скажет, какое должно быть напряжение на выводе в z-состоянии. Это состояние неопределённости, все источники напряжения выключены. Остались только паразитные микротоки, которые на высоком z-сопротивлении могут навести любое напряжение.
Для того, чтобы было какое-то определённое напряжение, обычно вывод соединяют резистором, например 100ком, с нужным потенциалом. Для нуля вольт резистор вешают с ноги на землю.
В Вашей схеме входы G1, G2, A1 висят в воздухе при разомкнутых переключателях S1, S2, S3. Это недопустимо для КМОП-логики, т.к. входы имеют очень высокое входное сопротивление. При размыкании на них как было 5Вольт, так и останется 5Вольт. Для нормальной работы схемы надо повесить резисторы на эти входы на землю. Тогда при размыкании на них будет ноль вольт.

[jump]

а в железе как?

[Mihavk]

А сколько Вы хотите вольт в z-состоянии ? Ноль Вольт ?

Как если бы был бы разрыв (как на скринах ниже) или микротоки... но уж точно не ~4В и при таком напряжении транзистор не мог бы быть открыт.

Это недопустимо для КМОП-логики

ТТЛ

Для нормальной работы схемы надо повесить резисторы на эти входы на землю. Тогда при размыкании на них будет ноль вольт.

Спасибо за разъяснение, но как я только не пробовал - толкового результата не получил.

Не могли бы собрать рабочий пример для меня? Или изменить мою схему.
Спасибо.

[Yurkin2007]

Если ТТЛ, то тут нужно иметь ввиду следующее. Входной ток 1.6мА. Вход представляет собой торчащий наружу эмиттер npn-транзистора. Замкнули этот эмиттер на землю - ток потёк из эмиттера наружу, микросхема ощутила логический ноль на входе. Оторвали вход от земли - ток прекратился, значит лог. единица на входе. Вообще, вся идеология ТТЛ построена на том, что активным сигналом является лог.ноль. И поэтому кнопки обычно замыкают входы на землю, а не на питание. Замкнули кнопку - лог. ноль, что-то там активизировали. Разомкнули - всё, тока нет, лог. единица, можно даже обойтись без подтягивающего наверх резистора.
Если замкнуть вход ТТЛ через резистор на землю, то входной ток создаст падение напряжения на резисторе. Согласно параметрам ТТЛ, максимальное входное напряжение для логического нуля составляет 0.8В. Превысили это напряжение - никто не гарантирует результат, микросхема может подумать, что лог. единица на входе.
Получаем 0.8В / 1.6мА = 500 Ом. Максимальная величина резистора для замыкания ТТЛ входа на землю составляет 500 Ом. Ваши 10ком обеспечивают лог. единицу на входе, хотя и замкнуты на землю ...

Не могли бы собрать рабочий пример для меня?

А что Вы, собственно, проектируете? Что схема должна делать?

[dosikus]

Есть примитивы для таких случаев . С их помощью и выставляем уровни на входах.

[Mihavk]

Получаем 0.8В / 1.6мА = 500 Ом. Максимальная величина резистора для замыкания ТТЛ входа на землю составляет 500 Ом. Ваши 10ком обеспечивают лог. единицу на входе, хотя и замкнуты на землю ...

Да, вы совершенно правы...

Но меня больше беспокоят не заземлённые входы, а тот, которым я управляю. И что в итоге я получаю при Z - логическую единицу, которую вроде не должен получать... Я уже не говорю о поведении транзистора, при подачи на базу с выхода в Z.

А что Вы, собственно, проектируете? Что схема должна делать?

Я хочу использовать набор буферов, как порт ввода/вывода. Т.е. управляя Z состоянием, я включаю или выключаю передачу в то или иное устройство.

Т.е. исходя из опытов выше, я хотел сделать на одном буфере, чтобы при EO=1 (Z) все выходы были в логическом 0, а при EO=0 шли данные

[Yurkin2007]

Вот, Вы прицепили pnp-транзистор голой базой на выход микросхемы, а эмиттер сидит на +5В. Это не есть хорошо. Дело в том, что напряжение база-эмиттер у транзисторов не может быть больше 0.6В. Ну, максимум, 1В. Потому что база-эмиттер есть p-n переход, типа, диод. То есть Ваш выход не может опуститься вниз, его база транзистора будет держать на уровне 5 - 1 = 4В.
Обычно, последовательно с базой ставят резистор, ну. например, 100ком. Тогда напряжение на выходе свободно изменяется от 0 до 5В.

я хотел сделать на одном буфере, чтобы при EO=1 (Z) все выходы были в логическом 0,

Не надо лог.0. Надо делать при EO=1 (Z) все выходы лог.1. Так принято в ТТЛ ...

[Mihavk]

Спасибо за помощь и детальное пояснение!

Не надо лог.0. Надо делать при EO=1 (Z) все выходы лог.1. Так принято в ТТЛ ...

Понятно.
Т.к. я собираю буфера как порт, то хотел управлять устройствами установкой лог.1, т.к. лог 0 может обозначать как и отсутствие данных, так и разрыв.
Но если в случае при Z = лог.1, то разрыв и начало передачи будет соответствовать лог.0

Обычно, последовательно с базой ставят резистор, ну. например, 100ком. Тогда напряжение на выходе свободно изменяется от 0 до 5В.

Транзистор был взят для проверки теории, что Z = разрыв.
При разрыве - мы видим, что он почти ничего не пропускает
При подключении к ножке микросхемы - мы видим отличное значение, чем при разрыве

А не подскажите, почему получается Hi-Z, а не разрыв?