Кто-нибудь static ram симмулировал?

[Easyrider83]

Чего-то не крепнет дух без подсказок )))

[ale2k]

Имеется схема цифрового осциллографа, в которой, как я понимаю, и чтение и запись реализованы только изменением адреса.
http://aes.at.ua/_pu/0/34119.gif

[Easyrider83]

Имеется схема цифрового осциллографа, в которой, как я понимаю, и чтение и запись реализованы только изменением адреса.
http://aes.at.ua/_pu/0/34119.gif

Во, спасибо! Сразу видно, что сигналы CS не тактируются. Будем плясать дальше.

[ale2k]

если копнуть глубже, то видно что сигналы OE и WE поступают от ATmega, а адреса от PLD. Частота записи в память этого устройства равна 40МГц, поэтому ATmega ну никак не может выдавать управляющие сигналы с такой частотой. Выходит она только переключает запись/чтение, а тактирование как записи так и чтения происходит исключительно изменением адреса. Интересно насколько стабильно работает такой режим записи, ведь в даташите он недокументирован

[makakus]

если копнуть глубже, то видно что сигналы OE и WE поступают от ATmega, а адреса от PLD. Частота записи в память этого устройства равна 40МГц, поэтому ATmega ну никак не может выдавать управляющие сигналы с такой частотой. Выходит она только переключает запись/чтение, а тактирование как записи так и чтения происходит исключительно изменением адреса. Интересно насколько стабильно работает такой режим записи, ведь в даташите он недокументирован

Откуда следует, что частота записи в память - 40 мгц? Смысл менять адрес с такой частотой, если записываются данные от АЦП меги? Там есть ещё сигнальчик inp_clk_mcu который что ли идёт с порта меги.

Хотя мысль понятная - поставить we, cs, убрать oe да и прогнать все адреса. Авось запишет?

Давайте попросим Easyrider'a, пусть он попробует такое сделать и скажет, что записалось.

[Easyrider83]

Да ничего не записалось. Уже пробовал. Иначе бы и тему такую не создал. Пишем, читаем. На выходе нули.

[ale2k]

Откуда следует, что частота записи в память - 40 мгц? Смысл менять адрес с такой частотой, если записываются данные от АЦП меги? Там есть ещё сигнальчик inp_clk_mcu который что ли идёт с порта меги.

Хотя мысль понятная - поставить we, cs, убрать oe да и прогнать все адреса. Авось запишет?

Давайте попросим Easyrider'a, пусть он попробует такое сделать и скажет, что записалось.

Наверное внимательней схему читать надо, тогда можно заметить АЦП ADS930

inp_clk_mcu тактирует счетчики для чтения из памяти, а не для записи

вот полный адрес татьи с исходниками для PLD
http://aes.at.ua/publ/28-1-0-59

От себя могу сказать что статическая память Samsung в таком режиме не работает, а вот с WINBOND не экспериментировал. Собирал схемку с синхронными счетчиками 74HC161 и памятью w24512a, тактовые импульсы посылал на вход WE памяти и CLK счетчиков. Работает на частоте 50 МГц

[kison]

Схема то с казуса.
https://kazus.run/forums/showthread.php?t=10984

[ale2k]

Автор данного устройства! Пожалуйста, отзовись и поясни работу памяти.

[Wladimip_P]

Схема "цифрового" ревербератора проскакивала в одном из выпусков "МРБ". Использовался дельта преобразователь и динамисеская RAM, с возможностью регулировки задержки эхо сигнала.