SOFTPWM stm32f030f4

[NewWriter]

Регистр флагов состояния SR позволяет читать биты или записывать в них "0", сбрасывая бит. Запись "1" ничего не дает, потому как биты в регистре помечены как w0, то есть, только запись "0".
То есть, аналогично регистрам BSRR, BRR, только наоборот

[AR_Favorit]

AR_Favorit, Как же мне тогда правильно считывать значение с двух каналов при последовательном сканировании?...

Да примерно как в вашем посте #15, только
1) выкинуть проверку ADC_IT_EOSEQ
2) не разрешать прерывание по флагу EOS
3) поместить очистку бита EOC не перед, а после получения текущего результата преобрарования
4) разрешить прерывание по overrun, поставить его обработчик и в случае попадания программы в этот обработчик останавливать сканирование и запускать его сначала (и знать при этом, что где-то косяк - программа не успевает забрать результат преобразования)

Но вообще я никогда не делал на прерываниях, всегда использовал ДМА, если надо более одного канала. Так гораздо удобнее.

[NewWriter]

Жаль конечно, что в F030 нет группы инжектированных каналов с раздельным регистрами результатов для разных каналов.

[МВА]

Мужики, не подскажите почему у меня на stm32f030C8 от HSI не работает PLL при умножении больше 2. Короче говоря, частоту больше 8 Мгц. получить не могу. Думал, что это я какую-то лажу пишу, но пытаюсь сгенерить проект в Кубе - эффект аналогичный. Вот мой код

    RCC-›CR &= ~(1‹‹24);
    while(RCC-›CR&1‹‹25);
    RCC-›CFGR &= ~(0x0F‹‹18);    //PLL=2
//RCC-›CFGR 1= 1‹‹18;                //PLL=3
    RCC-›CR |= 1‹‹24;            //(after this string - no connect if PLL›2)
    while(!(RCC-›CR&1‹‹25)); 

Если устанавливаю множитель больше двух у меня обрывается связь.

[NewWriter]

Первая страница этой темы, сообщение #9 - рабочий код. RCC_CFGR_PLLMUL16 определяет умножитель.
А какая связь обрывается? С СТ-Линком?
...блин, циферки... опять копать распределение битов в регистре, чтобы понять что в коде написано.

[МВА]

А какая связь обрывается? С СТ-Линком?

Ну, у меня ST-Linck 2 miny. А работаю из Keil.

...блин, циферки... опять копать распределение битов в регистре, чтобы понять что в коде написано.

Я пока не выучил что там в дефайнах, просто мне быстрее открыть регистры в даташите, чем отыскать в этих портянках определения (особенно когда даже приблизительно не знаешь какие искать).

Посидел, полистал портянку хидера. Получилось вот-что.

RCC-›CR &= ~(RCC_CR_PLLON);    
    while(RCC-›CR&RCC_CR_PLLRDY);
//    RCC-›CFGR |= RCC_CFGR_PLLMUL2;    //PLL=2
    RCC-›CFGR |= RCC_CFGR_PLLMUL3;                //PLL=3
    RCC-›CR |= RCC_CR_PLLON;            //(after this string - no connect if PLL›2)
    while(!(RCC-›CR&RCC_CR_PLLRDY)); 

Эффект тот-же. Правда, может не связь теряется, а ругается, что нет доступа к цели.
При RCC_CFGR_PLLMUL2 такого нет, все работает нормально.

[МВА]

Попробовал два варианта программы залить через ST-LINK Utility. При PLL›2 МК тупо не хочет работать, я в главный цикл забросил простую мигалку. Может от HSI больше 8 Мгц не получается? Я уже и не знаю, в каком направлении думать.

[STM32F0]

А другие не знают, как у вас не работает то, что у других всегда работает.
Ноги питания все подключены? Ёмкостя на ногах питания присутствуют? Бут правильно подтянут?

[NewWriter]

Может от HSI больше 8 Мгц не получается?

Да нет, почему же.
Я на первой странице же выложил код, самолично протестированный с оверклоком на частоте аж до 64 МГц, с источником PLL именно от HSI, умножитель до 16.
Когда берется от HSI, тогда частота HSI предварительно делится на 2, а потом умножается на значение умножителя.

И перед выключением PLL нужно битами SW регистра CFGR переключить источник системной частоты с PLL на HSI или HSE.
Код намертво зависает в строчке
while(RCC-›CR&RCC_CR_PLLRDY);
потому что перенастройка и выключение PLL блокированы до тех пор, пока PLL является источником системной частоты МК. А выхода из while не предусмотрено
Первоначальная настройка системной частоты производится в файле system_stm32f0xx.c. Он запускается раньше функции main(), поэтому при отладке не виден, первая остановка идет на входе в main()

[STM32F0]

Я на первой странице же выложил код, самолично протестированный с оверклоком на частоте аж до 64 МГц, с источником PLL именно от HSI, умножитель до 16.

И как же никто раньше до этого не додумался?

Когда берется от HSI, тогда частота HSI предварительно делится на 2, а потом умножается на значение умножителя.

В референсе всё есть.

И перед выключением PLL нужно битами SW регистра CFGR переключить источник системной частоты с PLL на HSI или HSE.
Код намертво зависает в строчке
while(RCC-›CR&RCC_CR_PLLRDY);
потому что перенастройка и выключение PLL блокированы до тех пор, пока PLL является источником системной частоты МК. А выхода из while не предусмотрено

И кто виноват?

Первоначальная настройка системной частоты производится в файле system_stm32f0xx.c. Он запускается раньше функции main(), поэтому при отладке не виден, первая остановка идет на входе в main()

Ну и что? Сброс в отладке закидывает в стартовый файл, где сначала можно пошагать по системному файлу перед попаданием в майн. Один проводок на РЕСЕТ пожалели, ну и кто же снова виноват?