вопрос по verilog

[lexa1000]

Написал модуль для передачи в uart, на входе байт, на выходе сигнал tx. не могу понять, как передавать большой массив байтов в uart, может у кого есть пример или ссылка? спасибо за ответ!

[ForcePoint]

Счётчик адреса памяти, тактируемый сигналом "байт передан" от модуля UART. И немного другой логики, "память пуста"?
Посмотрите реализацию FIFO, практически один-в-один должно быть.

[pambaru]

Конечный автомат применить. Следит за состоянием UART, по окончании передачи извлекает байт откуда надо (FIFO, SRAM и т.п.) и записывает в UART.

[jump]

не могу понять, как передавать большой массив байтов в uart, может у кого есть пример или ссылка?

и что, листика бумаги и ручки нет, чтоб нарисовать алгоритм или временные характеристики? FIFO, SRAM и т.п. управляются декрементным счетчиком и логикой, которые должны во время стоп-бита провести всю операцию сравнения-выталкивания байта-остановки uart.
повторю для ленивых и страдающих иногда отупением - волшебный сайт opencores решит часть проблем... чтение ДШ и теоретической литературы приветствуется

[lexa1000]

Конечный автомат применить. Следит за состоянием UART, по окончании передачи извлекает байт откуда надо (FIFO, SRAM и т.п.) и записывает в UART.

фифо - это пожалуй, то что надо. есть много реализаций. спасибо!